主营产品:静电放电发生器静电放电枪雷击浪涌发生器群脉冲发生器数显维氏硬度计标准光源箱
主营产品:静电放电发生器静电放电枪雷击浪涌发生器群脉冲发生器数显维氏硬度计标准光源箱
技术文章
产品搜索:

一文看懂电磁兼容性原理与方法及设计(二)


3、PCB设计技术

除了元器件的选择和电路设计外,良好的印制板(PCB)布线在电磁兼容设计中也是一个非常重要的因素。既然PCB是系统的固有成分,在PCB布线中增强电磁兼容性不会给产品的*终完成带来附加费用,从这一点来说也是非常经济的。
3.1注意电磁兼容设计的带宽
在EMC中,除了基本频率外,还需考虑谐波因素,通常取十倍频,但在数字电路中却有些不同,比如在时钟电路和逻辑门电路中,辐射带宽与数字信号的上升沿或下降沿有关系,而不是数字信号的重复周期,其关系为:rtF?/1max?,其中rt是脉冲的上升沿时间。例如,典型时钟驱动的边沿速率是2ns,此时,maxF≈160MHz,再考虑十倍频,则此时钟电路可能产生直到1.6GHz的辐射带宽。所以在选择器件时要选择慢速的逻辑器件系列,因为器件对电磁辐射贡献的大小与工作频率无直接关系而只取决于边沿速率(这和从电路功能设计上选择快速器件是矛盾的,在电路设计时需要折中考虑)。还有从器件的抗扰能力上来说,CMOS器件是*好的,因为它的噪声容限高。从封装上来说,BGA是*好的,因为它的引线很短。脉冲信号的频谱如图3所示。

 

3.2注意用于PCB电磁兼容设计的电路与电路原理图不同
主要是由于PCB的电路原理图没有考虑电路中元件及PCB线条的分布参数,如分布电感,分布电容,分布互感,分布互电容以及传输延迟等项。例如导线在高频时等效于电感和电阻的串联。开关速度越高,对负载阻抗的要求就越高,要求时钟驱动器的输出阻抗必须等于时钟线条的波阻抗,通常时钟驱动器都要加串联电阻,经验值一般为10~30Ω。
3.3注意PCB布线原则
(1)20-H原则,决定印制线条间的距离,表述如下:所有的具有一定电压的PCB都会向空间辐射电磁能量(如图4a),为减小这个效应,PCB的物理尺寸都应该比*靠近的接地板的物理尺寸小20H(其中H是两层PCB的间距),即3mm左右,这样可使辐射强度下降70%(如图4b)。20-H原则示意图如图4所示:
 
根据工程实际经验,采用20-H规则后会大大提高PCB的自激频率。
(2)3-W原则,它决定PCB的电源层与边沿的距离,表述如下:当两条印制线的间距较小时,两线之间会发生电磁串扰,从而使电路功能失常。为避免这种影响,应保持任何线条间距不小于三倍的印制线条宽度,即3W,W为印制线条宽度。印制线条的宽度取决于线条阻抗的要求。
(3)保证信号在PCB上可靠的传输,确保信号的完整性。这里面主要的问题一般包括时延、阻抗不匹配、地弹跳、串音等。这不但影响到电子器件的稳定工作,还会产生电磁干扰。一般在高速逻辑设计中*容易碰到时延问题,处理不好会产生不希望的脉冲干扰。传输时延对信号的影响如图5所示。
 
3.4注意确定PCB布线层数
首先在设计中要有一个重要的概念,就是每个布线层*好与实平面(电源或接地)相邻。原则:
(1)电源平面应靠近接地平面并且安排在接地平面之下。这样可以利用两金属平板之间的电容作电源的平滑电容,同时地平面还可以对电源面的辐射电流起到屏蔽的作用。
(2)数字电路和模拟电路分开。数字地和模拟地之间可以不开槽,但须有一个完整的统一的地平面,且严格按数字部分和模拟部分分区。
(3)中间层的印制线条形成平面波导,在表面层形成微带线,两者传输特性不同。(4)电路尤其高频电路是主要的干扰和辐射源,一定要单独安排,远离敏感电路。(5)信号面应安排与整块金属平面相邻,这样是为了产生通量对消作用。
(6)不同层所含的杂散电流和高频辐射电流不同,布线时应区别对待。对于杂散电流可以用去耦电容,对于高频辐射电流可以通过减小回路面积。
以下是常见的PCB层设计,供参考(S表示信号层,G表示地层,P表示电源层)。四层板:S1,G,P,S2
六层板:S1,G,S2,P,G,S3
八层板:S1,G,S2,G,P,S3,G,S4
十层板:S1,G,S2,S3,G,P,S4,S5,G,S6(但S4对电源噪声敏感)
3.5注意PCB接地设计
1)首先,要建立分布参数的概念。高于一定频率时,任何金属导线都可看成是由电阻和电感构成的器件,所以,接地引线具有一定阻抗并且构成电气回路,不管是单点接地还是多点接地都必须构成低阻抗回路进入真正地或机架。
2)接地方法
(1)单点接地。如果元件,电路的工作频率小于1MHz时,单点接地是很好的方式,但当频率升高时,连接线电感作用突出,此时接地阻抗将升高,当接地线的长度为周期信号四分之一波长的奇数倍时,不但阻抗高,还会成为辐射电磁能量的天线。
(2)多点接地。高频电路均采用多点接地,此时可使接地阻抗达到*小,可将射频电流由接地平面分流到金属地板上去,因为实体金属板有较低的电感分量会形成低阻抗回路。
(3)数字电路应当作为高频模拟电路处理,也应该保持低电感接地,并使用高质量退耦电容(0.1uF并联0.001uF相差两个数量级)接地。
(4)接地与信号回路,射频电流总要找一条道路回馈到起始点去,在电磁兼容设计中,通常总是使高速逻辑电路尽可能靠近底版,接地板安装,以便更好减少高频辐射环路。接参考地的地线长度一定要很短,短到产品*高工作频率的λ/20以内。
(5)接地次序,由于一般是电源地骚扰(或噪声)*大,故它应先接到参考地(这样做的目的是让参考地先把骚扰吸收掉),然后再送到模拟地和数字地上去。
3.6注意PCB中电容的设计
EMC中的电容可分为退耦电容,旁路电容,和容纳电容。退耦电容主要是用来滤除高频器件在电源板上引起的辐射电流,为器件提供一个局域化的直流,还能减低印制电路中的电流冲击的峰值,通常陶瓷电容被用来作为退耦电容,其值取决于*快信号的上升时间和下降时间例如,对于33MHz的时钟信号,可以使用4.7uF到100uF的电容,对于100MHz的时钟信号,可以使用10uF的电容;另外,工程上也要考虑ESR对退耦能力的影响,一般选择ESR值低于1欧姆的电容。旁路电容能消除高频辐射噪声,通常铝电解电容和钽电容比较适合做旁路电容,其电容值取决于PCB板上的瞬态电流要求,一般在10-470uF范围内,若PCB板上有许多集成电路,高速开关电路和具有长引线的电源,则应选择大容量的电容。容纳电容是用来解决开关器件工作时电源电压会发生突降的问题。
总之,选择电容时,不但应该选择温度系数好的,还要选择等效串联电感小的(小于10nH)和等效串联电阻小的(小于0.5Ω)电容。从材质上说,低于50MHz时一般选择Z5U材质,它性能稳定,介电常数大,电容容量大,大于50MHz时一般选择NPO材质,它介电常数小。通常工程上的实际做法是一大一小(指电容值)两个电容并联使用。
3.7注意PCB过孔的设计

在布线时尽量少穿过孔,因为过孔阻抗和线阻抗不一样,存在阻抗突变,从而产生驻波使信号变坏,容易形成辐射,尤其是在时钟需要穿层时,要做技术处理,时钟线跨层时的处理如图6所示。

Copyright@ 2003-2020  东莞市众升仪器有限公司  版权所有  
联系电话:0769-23131676 0769-23131036   传真号码:0769-23131096
Email:ZS1717@163.com  公司地址:中国广东东莞市东城大道23号骏达商业中心903
       粤ICP备09087069号   

粤公网安备 44190002002243号